- Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
-
暫無記錄
OBT429IP是歐比特公司研制的符合ARINC429(即MARK33)標(biāo)準(zhǔn)的總線控制器IP核。
OBT429IP核實(shí)際上包括數(shù)據(jù)發(fā)送模塊IP(OBT429-TX)和數(shù)據(jù)接收模塊IP(OBT429-RX)兩個(gè)獨(dú)立的子IP核,可廣泛應(yīng)用于航電信息系統(tǒng)。
產(chǎn)品特性 |
1 數(shù)據(jù)發(fā)送模塊
OBT429 IP核中的數(shù)據(jù)發(fā)送模塊(簡稱OBT429-TX)負(fù)責(zé)接受和處理主機(jī)的配置命令,按照ARINC429協(xié)議的規(guī)定將發(fā)送緩存的數(shù)據(jù)發(fā)送到總線網(wǎng)絡(luò)。
1.1 數(shù)據(jù)發(fā)送模塊的基本特征
OBT429 IP核中的數(shù)據(jù)發(fā)送模塊OBT429-TX具有如下主要特征:
(1)支持32-bit以及25-bit 的ARINC429數(shù)據(jù)字長格式;
(2)不僅支持100Kbps、12.5Kbps、48Kbps、50Kbps等常用的通訊速率,還支持對(duì)通訊速率在一定范圍內(nèi)進(jìn)行任意調(diào)節(jié);
(3)標(biāo)準(zhǔn)配置16x32bit的數(shù)據(jù)發(fā)送緩存FIFO,也支持對(duì)發(fā)送緩存的容量進(jìn)行更改;
(4)支持?jǐn)?shù)據(jù)的發(fā)送FIFO狀態(tài)中斷(empty、half、full);
(5)支持奇偶校驗(yàn)(Parity check);
(6)發(fā)送字間間距可調(diào)。
1.2 數(shù)據(jù)發(fā)送模塊的結(jié)構(gòu)
OBT429 IP核中的數(shù)據(jù)發(fā)送模塊OBT429-TX的結(jié)構(gòu)如圖1?1所示,其主要包含了以下部分:
? DATA ENCODER:數(shù)據(jù)編碼器;
? BAUD GENERATOR:發(fā)送波特率發(fā)生器;
? TX CONTROL REGISTER:發(fā)送控制寄存器;
? TX STATUS REGISTER:發(fā)送狀態(tài)寄存器;
? 32-BIT TX SHIFTER REGISTER:32位的發(fā)送移位寄存器;
? TX PARITY GENERATOR:發(fā)送奇偶發(fā)生器;
? TX GAP GENERATOR:發(fā)送字間間隙發(fā)生器;
? TX FIFO:數(shù)據(jù)發(fā)送FIFO(容量為16x32);
? HOST INTERFACE:主機(jī)接口。
圖1?1 OBT429 IP核中的數(shù)據(jù)發(fā)送模塊結(jié)構(gòu)圖
2 數(shù)據(jù)接收模塊
OBT429 IP核中的數(shù)據(jù)接收模塊(簡稱OBT429-RX)負(fù)責(zé)接受和處理主機(jī)的配置命令,按照ARINC429協(xié)議的規(guī)定從總線網(wǎng)絡(luò)上接收數(shù)據(jù)并將其存入接收緩存。
2.1 數(shù)據(jù)接收模塊的基本特征
OBT429 IP核中的數(shù)據(jù)接收模塊OBT429-RX具有如下主要特征:
(1)支持32-bit以及25-bit 的ARINC429數(shù)據(jù)字長格式;
(2)不僅支持100Kbps、12.5Kbps、48Kbps、50Kbps等常用的通訊速率,還支持對(duì)通訊速率在一定范圍內(nèi)進(jìn)行任意調(diào)節(jié);
(3)標(biāo)準(zhǔn)配置16x32bit的數(shù)據(jù)接收緩存FIFO,也支持對(duì)接收緩存的容量進(jìn)行更改;
(4)支持?jǐn)?shù)據(jù)的接收FIFO狀態(tài)中斷(empty、half、full);
(5)支持硬件方式的SDI解碼(SDI decode);
(6)支持硬件方式的7個(gè)LABEL識(shí)別(Labelrecognition);
(7)支持硬件方式的奇偶校驗(yàn)(Parity check)。
2.2 數(shù)據(jù)接收模塊的結(jié)構(gòu)
ARINC429的數(shù)據(jù)接收模塊的結(jié)構(gòu)如圖14?1所示,其主要包含了以下部分:
? DATA DECODER:數(shù)據(jù)解碼器;
? BAUD GENERATOR:接收波特率發(fā)生器;
? RX CONTROL REGISTER:接收控制寄存器;
? RX STATUS REGISTER:接收狀態(tài)寄存器;
? 32-BIT SHIFTER REGISTER:32位的移位寄存器;
? RX PARITY CHECK:接收奇偶校驗(yàn);
? RX SDI CHECK:接收SDI校驗(yàn);
? RX LABEL CHECK:接收LABEL校驗(yàn);
? RX FRAME CHECK:接收字連續(xù)性校驗(yàn);
? RX GAP CHECK:接收字間間隙校驗(yàn);
? LABEL MEMORY:LABEL存儲(chǔ)器(容量為7);
? RX FIFO:數(shù)據(jù)接收FIFO(容量為16x32);
? HOST INTERFACE:主機(jī)接口。
圖2?1 數(shù)據(jù)接收模塊結(jié)構(gòu)圖
產(chǎn)品列表 |
# |
產(chǎn)品型號(hào) |
產(chǎn)品描述 |
備注 |
1 |
OBTIP-AFDX-T-F |
ASIC版本固核(ASIC網(wǎng)表) |
/ |
2 |
OBTIP-AFDX-T-V |
FPGA版本固核(FPGA網(wǎng)表) |
/ |
3 |
OBTIP-AFDX-T-S |
軟核(RTL源碼) |
/ |